华为逻辑折叠技术，是华为在2026年5月发布“韬（τ）定律”时提出的核心创新，旨在突破摩尔定律的物理极限，以“时间缩微”替代传统“几何缩微”，为后摩尔时代芯片发展提供新路径。

该技术的核心思路，是把传统芯片的平面二维电路，像折纸一样立体折叠、多层堆叠，通过垂直互连替代长距离平面走线，将信号传输距离从毫米级缩短至微米级，显著降低RC延迟、提升运算速度。简单比喻：传统芯片是“平房”，靠把砖块（晶体管）做小来扩容；逻辑折叠则是“盖楼房”，在相同面积里塞下更多逻辑单元，等效密度逼近1.4nm制程水平。

逻辑折叠构建了器件、电路、芯片、系统的全栈协同优化体系：器件层面优化晶体管与互连材料，降低电阻与寄生电容；电路层面重构布局、压缩关键路径；芯片层面软硬协同，提升并行效率；系统层面通过灵衢总线重构互联，进一步降低延迟。

目前，华为已在381款芯片中应用相关技术思路，2026年秋季发布的麒麟2026手机芯片，将首次完整采用逻辑折叠技术，实现性能阶跃式提升；预计到2031年，高端芯片晶体管密度可达1.4纳米制程同等水平。